В НИЦ супер-ЭВМ и нейрокомпьютеров серийно производится настольный реконфигурируемый компьютер

В Научно-исследовательском центре супер-ЭВМ и нейрокомпьютеров в Таганроге разработан и серийно производится настольный реконфигурируемый компьютер (НРК) «Терциус 2», предназначенный для решения вычислительно трудоемких задач, таких как цифровая обработка сигналов, символьная обработка, математическая физика, моделирование и вычислительный эксперимент, линейная алгебра и т. п. На плате НРК «Терциус 2» содержится восемь ПЛИС, что обеспечивает высокую производительность вычислительного поля 5 ТФлопс при низком энергопотреблении 1КВт.

http://superevm.ru/index.php?page=arhiv-novostej

информационные технологии, Краснодарский край

все комментарии

2
guest
16.01.1901:27:48

Дык я пробовал HLS. Много раз. Оно мне не чуждо.
Но на больших тяжелых дизайнах оно как раз и не работает.
Последнее показательное было — писал блочок, вынимающий по AXI две картинки из памяти с линейным и угловым смещением и осуществляющий их совмещение. Ну скажем — карта местности и фотография, для определенности. Типовая задача на поиск корреляции.
Я не претендую на звание бога программирования, но разница по утилизации между HLS и старым добрым верилогом у меня получилась 30%, а по таймингам — в два раза. В пользу последнего.
Корень зла банален — FPGA — это не исполнитель алгоритма, а логическая схема.
Вместо того, чтобы описывать схему, пользователь HLS пишет алгоритм. То есть делает операцию на глазу через зад. Да, там есть претензия на учет аппаратных особенностей — но это как-то… А главное не понятно — зачем. HDL языки достаточно просты в освоении, нафиг весь этот огород? Если мозг не способен переключиться с классического программирования на формирование нетлиста — то и HLS не поможет.

Отредактировано: A S~01:36 16.01.19

#1100043 ↑

1
guest
16.01.1901:48:31

Я видел, как люди в связке с HLS и System generator-ом ваяют вещи, которые я бы затрахался на RTL описывать и отлаживать. Просадка утилизации на 30% это вообще говоря очень малая плата за высокий уровень абстракции, ИМХО даже просадка по ресурсам в 2 раза приемлема. Фишка же подхода в том, что те, кому нужно считать, не будут писать на VHDL/Verilog, а если будут, то напишут полное говно. С HLS у них есть шанс.

Отредактировано: Александр Монахов~01:48 16.01.19

#1100045 ↑

2
guest
16.01.1912:14:41

Однакож насколько мне известно — для ASIC никто RTL на C не пишет. Ограничиваются созданием золотой модели.
Хотя конечно, если б это было совсем бесполезно — то и не было бы этого.
На самом деле на одной из конференций в Санта-Кларе я слышал весьма правдоподобную причину появления HLS. Компании не хотят искать и нанимать достаточно редких и дорогих (по отношению к обычным программистам) FPGA-разработчиков и вместо этого готовы примять ломовые ПЛИС с конскими запасами по перфу и утилизации, которые могут кодить обычные индусы, не особо вникающие в потроха ПЛИС. Оно им выгоднее получается. Охотно верю.

Отредактировано: A S~12:16 16.01.19

#1100124 ↑

1
guest
16.01.1923:16:02

На ASIC никто на HLS понятное дело не пишет, ибо кремний дорог да и маршруты на такое не рассчитаны. Но есть классы задач, как правило связанные с обработкой сигналов и задачами матфизики, для которых лучшая платформа — протвинь с ПЛИСами и на такой подход вполне неплохо работает HLS и Co.

#1100272 ↑

Написать комментарий

Отмена

Для комментирования вам необходимо зарегистрироваться и войти на сайт,